登录注册   忘记密码

台积电7 纳米将于2018 年联合客户推出首款加速器专属测试芯片

晶圆代工龙头台积电7纳米制程再迈进一步,11日宣布,与旗下客户包括Xilinx (赛灵思)、ARM、Cadence Design Systems等公司联手打造全球首款加速器专属快取互连一致性测试芯片(Cache Coherent Interconnect for Accelerators, CCIX)。该测试芯片旨在提供概念验证的硅芯片,展现CCIX 的各项功能,证明多核心高效能ARM CPU 能通过互连架构和芯片外的FPGA 加速器同步运作。该芯片将采用台积电的7 纳米FiNFET 制程技术,将于2018 年正式量产。

TIM截图20170912102848.jpg

台积电表示,由于电力与空间的局限,数据中心各种加速应用的需求也持续攀升。像是大数据分析、搜索、机器学习、无线4G/5G 网络连线、全程在存储器内运行的数据库处理、影像分析、以及网络处理等应用,都能通过加速器引擎受益,使数据在各系统元件间无缝移转。无论数据存放在哪里,CCIX 都能在各元件端顺利存取与处理数据,不受数据存放位置的限制,也不需要复杂的程序开发环境。

 

CCIX 可充分运用既有的服务器互连基础设施,还提供更高的频宽、更低的延迟、以及共用快取存储器的数据同步性。这不仅大幅提升加速器的实用性以及数据中心平台的整体效能与效率,也能降低切入现有服务器系统的门槛,以及改善加速系统的总体拥有成本(TCO)。

 

这款采用台积电7 纳米制程的测试芯片将以ARM最新DynamIQ CPUs为基础,并采用CMN-600互连芯片内部汇流排以及实体物理IP。为验证完整子系统,Cadence还提供关键输出入接口(I/O) 以及存储器子系统,其中包括CCIX IP 解决方案(控制器与实体层)、PCI Express® 4.0/3.0 (PCIe 4/3) IP 解决方案(控制器与实体层)、DDR4 实体层、包括I2C、SPI、QSPI 在内的周边IP、以及相关的IP驱动器。

 

未来,合作厂商运用Cadence 的验证与实体设计工具实现测试芯片。测试芯片通过CCIX芯片对芯片互连一致协定,可连线到Xilinx 的16纳米Virtex UltraScale FPGA。测试芯片预计于2018年第1季初投片,量产芯片预订于2018下半年开始出货。

 0130391F4551064C94FAB703DA15641E2141BC-96B6-0607-B354-01E543305064.jpg

赛灵思营运长Victor Peng表示,Virtex UltraScale HBM系列方案采用台积电第三代的CoWoS制程技术,是目前整合HBM和CCIX快取互连加速的产业标准。

 

Arm副总裁暨基础架构事业部总经理Noel Hurley表示,随着人工智能(AI)与大数据(Big Data)趋势,异质化运算的需求持续攀高,这款测试芯片展现Arm最新技术与互连多核加速器如何能在数据中心环境中进行扩充,进而更快速且轻易地存取数据,促成存储器数据的同步性。

 

台积电研究发展∕设计暨技术平台副总经理侯永清表示,人工智能与深度学习将对包括媒体、消费电子,以及医疗等产业产生重大冲击,台积电的7纳米FinFET制程技术主打高效能运算(HPC)应用,可满足该市场需求。


您的评论:

0

用户评价

  • 暂无评论