登录注册   忘记密码

用于相控阵雷达的X波段GaN PA MMIC

    相控阵雷达使用许多并联工作的发射器,以产生高的总体传输的射频功率水平。每个发射器输出端的射频放大器必须能够以可接受的成本有效地产生所需的射频功率。这些元件必须紧密相隔(间隔通常约为波长的一半),该要求加上潜在的巨大的总耗散功率水平,可能对雷达设计团队构成巨大挑战。PA通常是功耗的关键因素,因此高效率的PA非常值得期待。

    有源相控阵雷达需要大量的功率放大器(PA),它必须小巧、高效和低成本。本文介绍了涵盖9至11.5GHz频段的X波段PA MMIC,可以满足这些要求。它们能以功率增加效率(PAE)为42%的29dBm输入驱动实现7W(38.5 dBm)的输出功率。该设计是使用是德科技(Keysight)的ADS 2015、以UMS(GH25)的SiC工艺、用0.25μm栅极长度的GaN实现的。裸片尺寸(die size)仅为1.5mm×2mm,这意味着可以在单个4英寸直径的晶圆上制造出大约2300个PA。

    相控阵雷达使用许多并联工作的发射器,以产生高的总体传输的射频功率水平。每个发射器输出端的射频放大器必须能够以可接受的成本有效地产生所需的射频功率。这些元件必须紧密相隔(间隔通常约为波长的一半),该要求加上潜在的巨大的总耗散功率水平,可能对雷达设计团队构成巨大挑战。PA通常是功耗的关键因素,因此高效率的PA非常值得期待。

    每个发射元件所需的典型RF功率级别在5W至10W范围。GaN技术可以轻松实现这种功率水平,且实现起来可以很高效。这里描述的功放被设计成使得输出级具有足够的增益以允许借助现成的COTS技术提供输入驱动。功放的目标性能要求见表1。

09b04ec.jpg

 表1:PA的目标性能要求。


    设计和布局

    该PA设计是在UMS(GH25)的0.25μm栅极长度GaN-on-SiC工艺上实现的。设计的第一步是晶体管级模拟,以确定合适的晶体管尺寸和偏置。晶体管可以产生的RF输出功率随着总栅极周延(periphery)的增加而增加。然而,晶体管的物理尺寸在电气方面变得越来越重要,由于分布寄生效应的影响,大信号和小信号的性能都将开始降低。因此,微波频率PA通常利用多个功率组合晶体管,且必须认真考虑晶体管尺寸对性能的影响。

    在选择最佳晶体管尺寸时要考虑的另一个因素是晶体管模型的有效范围。商业代工厂通常拥有包含可扩展晶体管模型的工艺设计套件(PDK)。虽然这些模型可以允许任意调整栅极宽度和叉指(finger)数量,但它们基于的数据来自所选的分立尺寸晶体管。在选择用于生成模型的晶体管时,最好尝试选择不需要太多外推(extrapolation)的晶体管尺寸。

    考虑到这些因素,我们为规划的设计选择了8×150μm的晶体管。GH25晶体管的推荐Vd为25V;模拟时,比较了Psat、PAE和各种静态偏置电流的可用增益。图1显示了一组负载牵引曲线(load-pull contour)。所选晶体管尺寸的Psat(@4dB压缩)约为36.5dBm(4.4W),并且仅随静态偏置的变化而小幅改变。静态偏置电流的降低改善了PAE,但小信号增益也降低了。设计采用的静态偏置电流(Id)为45mA(37.5mA/mm);在设计过程中还检视了较高的90mA(75mA /mm)偏置电流的性能,以评估更高的偏置电流可能带来的性能优势。

1109684.jpg

 图1:使用ADS 2015模拟8×150μm晶体管的负载牵引。

    此次,我们开发了具有两个功率组合的8×150μm晶体管的设计。

在计入片上偏置和匹配网络损耗的条件下,仍然超过了最小目标输出功率6W(37.7dBm)的要求。

    然后,我们对所选晶体管实施进一步详细的负载牵引模拟。在给定负载阻抗范围内,绘制了以4-dB 压缩向负载传送的功率对应10GHz的PAE的曲线,如图2。图2中的每条迹线表示具有变化的虚部的负载阻抗的恒定实部。该分析用于选出在设计过程中用作目标的最佳负载阻抗11.25 j21.67Ω。在进行详细的电路设计时,也进行了二次谐波和三次谐波的最佳负荷阻抗分析,并在电路设计时予以考虑。

1907f47.jpg

图2:各种基本负载阻抗的模拟PAE和Pout。

    设计方法是将两个所选晶体管的RF输出进行功率组合。在整个设计过程中,努力确保了晶基面积最小化。这可以从下图3(a)中再现的布局图中清楚地看出。

394f83e.jpg

图3:(a),顶部、布局图;(b),底部,X波段GaN PA的裸片照片。

    同构的片上漏极偏置网络包括在IC的顶部和底部。它保持了对称性,并允许PA从任一侧偏置。用于提供漏极偏置的传输线也用作每个晶体管的漏极处的电感匹配,以实现将最佳感性负载阻抗提供给晶体管,以及确保二次和三次谐波终端能如愿以偿地定位。

    在每个晶体管输出端使用高阻抗串联线,以将PA输出端的公共50Ω负载阻抗转换为晶体管漏极所需的较低阻抗。这是为了在每个晶体管的输出呈现出负载的最佳实部。

    输入匹配网络是一种低通结构,它可在PA输入端将晶体管输入端的低阻抗转换为50Ω阻抗。两个PA通道之间包含有片上平衡电阻,以确保奇模(odd-mode)稳定性。栅极和漏极都包含片上RC去耦,以确保当GaN晶体管具有非常高的可用增益水平时的低频稳定性。


    实现和测量性能

    图3(b)所示是一种PA晶基照片。该晶基尺寸仅为1.5mm x 2mm,这意味着单个4英寸直径的晶圆可包含大约2300个功放IC。

    在25V Vd和90mA Id的偏置下,在晶片上测量了40个放大器的s参数、并绘制曲线。在9GHz时:测得的小信号增益为14dB;在11GHz时,降至12.1dB。

建模和测试所得的小信号性能的比较绘制在图4中。测得的结果是虚线,建模(模拟)的性能是实线。可以看出,与建模结果相比,测试所得的性能频率略有上移,但吻合得相当好。

394f83e.jpg

图4:比较在25V,90mA偏置条件下建模和测试的S参数值。

    也测量了RF-on-Wafer(RFOW)的大信号性能。这是在25μs脉冲宽度、10%占空比的脉动操控下测得的。在静态偏置25V、90mA时,对5dBm、19dBm,29dBm和32dBm的RF输入功率进行了测量,测量结果绘制在图5(a)中。输入功率为29dBm,射频输出功率约为38.5dBm或7W。

264f5eb.jpg

图5:(a)顶部,RFOW测得的输出功率,和(b)RFOW测得的PAE(均为10%占空比、25μs PW),输入功率分别为5dBm(红色)、19dBm(蓝色)、29dBm(绿色 )和32 dBm(橙色),静态偏置为25V、90mA。

    PAE(功率增加效率)的相应曲线如图5(b)所示。在29dBm的输入驱动下,在9到11.5GHz范围,PAE约为42%。

    在9.7GHz频率,模拟和测试得到的功率传输特性绘制在图6中,表明具有非常好的一致性。

e6bb56b.jpg

图6:9.7GHz频率,建模和测试所得的功率传输特性。

Meas: 测量值

Model: 模型


    结论

    已经介绍了9至11.5GHz GaN PA MMIC的设计、实现和测试性能的细节。该功放使用UMS PDK 在ADS 2015上进行设计、用UMS的GH25 GaN MMIC工艺实现。设计时考虑了有源相控阵雷达,在静态偏置为25V和90mA时、以29dBm、PAE为42%的输入驱动、实现了38.5dBm(7W)的RF输出功率。表2总结了测得的GaN PA性能。

38a154a.jpg

您的评论:

0

用户评价

  • 暂无评论