登录注册   忘记密码

半导体厂商如何做芯片的出厂测试?

MengMeng | 2017/7/21 16:14:43

1、BGA 这样的封装,应该不能多次焊接吧,那又如何上电测试呢
2、那么多的功能,真的要写软件一样一样测吗?很费时间吧
求内行


  • Ricky Li  |   2017/7/21 16:19:02

    对大公司来说, 这是需要几千名员工协作的工作.  

    芯片测试的目的是快速了解它的体质. 

    大公司的每日流水的芯片就有几万片, 测试的压力是非常大. 当芯片被晶圆厂制作出来后, 就会进入Wafer Test的阶段. 这个阶段的测试可能在晶圆厂内进行, 也可能送往附近的测试厂商代理执行.  生产工程师会使用自动测试仪器(ATE)运行芯片设计方给出的程序, 粗暴的把芯片分成好的/坏的这两部分, 坏的会直接被舍弃, 如果这个阶段坏片过多, 基本会认为是晶圆厂自身的良品率低下. 如果良品率低到某一个数值之下, 晶圆厂需要赔钱.   

    WT的测试结果多用这样的图表示:   

    32e010c17b2d001bb99e708835fb7576_b.jpg

    通过了Wafer Test后, 晶圆会被切割. 切割后的芯片按照之前的结果分类. 只有好的芯片会被送去封装厂封装. 封装的地点一般就在晶圆厂附近, 这是因为未封装的芯片无法长距离运输. 封装的类型看客户的需要, 有的需要球形BGA, 有的需要针脚, 总之这一步很简单, 故障也较少. 由于封装的成功率远大于芯片的生产良品率, 因此封装后不会测试.  

    封装之后, 芯片会被送往各大公司的测试工厂, 也叫生产工厂. 并且进行Final Test. 生产工厂内实际上有十几个流程, 

    Final Test只是第一步. 在Final Test后, 还需要分类, 刻字, 检查封装, 包装等步骤. 然后就可以出货到市场.  Final Test是工厂的重点, 需要大量的机械和自动化设备. 它的目的是把芯片严格分类. 以Intel的处理器来举例, 在Final Test中可能出现这些现象: 

    1. 虽然通过了Wafer Test, 但是芯片仍然是坏的.

    2. 封装损坏.

    3. 芯片部分损坏. 比如CPU有2个核心损坏, 或者GPU损坏, 或者显示接口损坏等

    4. 芯片是好的, 没有故障  

    这时, 工程师需要和市场部一起决定, 该如何将这些芯片分类. 打比方说, GPU坏了的, 可以当做无显示核心的"赛扬"系列处理器. 如果CPU坏了2个的, 可以当"酷睿i3"系列处理器. 芯片工作正常, 但是工作频率不高的, 可以当"酷睿i5"系列处理器. 一点问题都没有的, 可以当"酷睿i7"处理器. (上面这段仅是简化说明"芯片测试的结果影响着产品最终的标签"这个过程, 并不是说Intel的芯片量产流水线是上文描述的这样. 实际上Intel同时维持着多个产品流水线, i3和i7的芯片并非同一流水线上产品. ) 

    那这里的Final Test该怎样做? 

    以处理器举例, Final Test可以分成两个步骤: 1. 自动测试设备(ATE). 2. 系统级别测试(SLT). 2号是必要项. 1号一般小公司用不起.  

    ATE的测试一般需要几秒, 而SLT需要几个小时. ATE的存在大大的减少了芯片测试时间. 

    ATE负责的项目非常之多, 而且有很强的逻辑关联性. 测试必须按顺序进行, 针对前列的测试结果, 后列的测试项目可能会被跳过. 这些项目的内容属于公司机密, 我仅列几个: 比如电源检测, 管脚DC检测, 测试逻辑(一般是JTAG)检测, burn-in, 物理连接PHY检测, IP内部检测(包括Scan, BIST, Function等), IP的IO检测(比如DDR, SATA, PLL, PCIE, Display等), 辅助功能检测(比如热力学特性, 熔断等). 这些测试项都会给出Pass/Fail, 根据这些Pass/Fail来分析芯片的体质, 是测试工程师的工作.  

    SLT在逻辑上则简单一些, 把芯片安装到主板上, 配置好内存, 外设, 启动一个操作系统, 然后用软件烤机测试, 记录结果并比较. 另外还要检测BIOS相关项等.   

    abf58cb443b40c961f33649fb9245141_b.jpg

    图片是测试厂房的布置.  

    而所有的这些工作, 都需要芯片设计工程师在流片之前都设计好. 测试工作在芯片内是由专属电路负责的, 这部分电路的搭建由DFT工程师来做, 在流片后, DFT工程师还要生成配套输入矢量, 一般会生成几万个. 这些矢量是否能够正常的检测芯片的功能, 需要产品开发工程师来保证. 此外还需要测试工程师, 产品工程师, 和助手来一同保证每天能够完成几万片芯片的生产任务不会因为测试逻辑bug而延迟.   

    考虑到每一次测试版本迭代都是几十万行的代码, 保证代码不能出错. 需要涉及上百人的测试工程师协同工作, 这还不算流水线技工, 因此测试是费时费力的工作. 实际上, 很多大公司芯片的测试成本已经接近研发成本.


  • Robbie Zeng  |   2017/7/24 14:45:04

    不好意思, 我想先简单回答一下, 以后有空补充详细吧, 也欢迎各位提问, 尽力回答.

    1. 为什么要进行芯片测试?

    芯片复杂度越来越高, 为了保证出厂的芯片没有问题, 需要在出厂前进行测试以确保功能完整性等. 而芯片作为一个大规模生产的东西, 大规模自动化测试是唯一的解决办法, 靠人工或者说bench test是没法完成这样的任务的.

    2. 芯片测试在什么环节进行?

    芯片测试实际上是一个比较大的范畴, 一般是从测试的对象上分为wafer test 和final test, 对象分别是尚未进行封装的芯片, 和已经封装好的芯片.  为啥要分两段? 简单的说, 因为封装也是有cost的, 为了尽可能的节约成本, 可能会在芯片封装前, 先进行一部分的测试, 以排除掉一些坏掉的芯片. 而为了保证出厂的芯片都是没问题的, final test也即FT测试是最后的一道拦截, 也是必须的环节.

    3. 怎么样进行芯片测试?

    这需要专业的ATE也即automatic test equipment. 以final test为例, 首先根据芯片的类型, 比如automotive, Mixed Signal, memory等不同类型, 选择适合的ATE机台. 在此基础上, 根据芯片的测试需求, (可能有专门的test specification的文档, 或者干脆让测试工程师根据data sheet来设计test spec), 做一个完整的test plan. 在此基础上, 设计一个外围电路load board, 一般我们称之为DIB or PIB or HIB , 以连接ATE机台的instrument和芯片本身. 同时, 需要进行test 程序开发, 根据每一个测试项, 进行编程, 操控instrument连接到芯片的引脚, 给予特定的激励条件, 然后去捕捉芯片引脚的反应, 例如给一个电信号, 可以是特定的电流, 电压, 或者是一个电压波形, 然后捕捉其反应. 根据结果, 判定这一个测试项是pass或者fail. 在一系列的测试项结束以后, 芯片是好还是不好, 就有结果了. 好的芯片会放到特定的地方, 不好的根据fail的测试类型分别放到不同的地方.

    所以楼主的问题里, 对于各种功能的测试, 确实可能需要一行一行写代码来做测试开发, 这也是我日常工作的一大部分.

    4. 一般的芯片测试都包含哪些测试类型?

    一般来说, 包括引脚连通性测试, 漏电流测试, 一些DC(direct current)测试, 功能测试(functional test), Trim test, 根据芯片类型还会有一些其他的测试, 例如AD/DA会有专门的一些测试类型.

    芯片测试的目的是在找出没问题的芯片的同时尽量节约成本, 所以, 容易检测或者比较普遍的缺陷类型会先检测. 一般来讲, 首先会做的是连通性测试, 我们称之为continuity test. 这是检查每个引脚的连通性是否正常.

    先说到这里, 后续我有空继续补充, 不好意思哈



  • 王宇  |   2017/7/24 22:35:38

    以前做过ate系统。 

    大体分为晶圆(wafer test)测试和封装后测试(final test)。 

    wafer test需要标注出测试未通过的裸片(die),只需要封装测试通过的die。

    final test是测试已经封装好的芯片(chip),不合格品检出。

    wafer test和final test很多项目是重复的,final test多一些功能性测试。


    wafer test需要探针接触测试点(pad)。测试的项目大体有:

    开短路测试(Continuity Test)

    漏电流测试(Stress Current Test)

    数字引脚测试(输入电流电压、输出电流电压)

    交流测试(scan test)

    功能性测试

    91a71437c7e44734488ab076887d9fa5_b.jpg

    die


  • punishment  |   2017/7/25 10:21:23

    好像没有答2的啊。我来简答一下2,再有问题再补充吧。

    这就是所谓functional test和structural test的区别。

    Functional test的思想是很直观的。我设计了一个加法器,我就给他俩数,看看加起来对不对。但是这个方法有很大缺陷。一是耗时,得费脑筋设计测试输入。二是依靠具体设计者,假如他没工夫就得等他,假如后来他跳槽了公司就傻眼了。三是依靠人类智力。万一设计者脑残有个情况没想到也完蛋了。

    所以后来有了structural test思想。这个思想是我不管你怎么设计的。反正数字电路最大,而且数字电路可以靠拓扑关系完全描述。那么每条连线我可以穷举他所有可能的出错情况:跟电源短路、跟地短路、断路、升压太慢、降压太慢等等。这样我就有了所有可能出错情况的列表。然后我设计一个引擎计算任一给定输入情况下可以发现的出错情况列表。

    再然后呢?没有再然后了,你弄个随机数发生器随便生成一堆输入我就能计算出来这些输入可能检测到的出错情况,够了就收手呗。

    电路内部状态怎么办?数字电路内部状态全是寄存器存的。你加个开关把这些寄存器连起来,两头接输入输出,那寄存器里的数还不是你想让他圆他就圆想让他方他就方。

    模拟测试怎么办?简单的用老办法,复杂的添个ADC,照数字电路办理。

    因为structural test有这些好处,所以测试是很快的。如果说生成测试序列因为优化的关系可能还慢一些,真正ATE上测试的时间很短,以秒计算。